Architettura degli Elaboratori
Argomenti
1Struttura del calcolatore
2Rappresentazione dell'informazione
- Sistemi di numerazione posizionali
- Rappresentazione dei numeri interi con segno
- Aritmetica binaria
- Numeri in virgola mobile IEEE 754
- Codifiche binarie e informazione non numerica
Esercizi svolti
- Esercizio 1 · conversioni in complemento a 2 su 4 bit
- Esercizio 2 · moltiplicazione 11 per 13 su 4 bit
- Esercizio 3 · bit di controllo di Hamming per un byte
- Esercizio 4 · parola letta dalla memoria con la sindrome di Hamming
- Esercizio 5 · bit di controllo per una parola di 1024 bit
- Esercizio 6 · codice SEC per una parola di 16 bit
- Esercizio 28 · virgola mobile, conversioni e formati ridotti Esame
- Esercizio 29 · codice di Hamming su 16 bit di dati Esame
3Reti logiche
4Architettura del processore
- Struttura interna della CPU e registri
- Instruction Set Architecture
- Formato delle istruzioni e modalità di indirizzamento
- Architetture RISC e CISC
- L'architettura ARM
Esercizi svolti
5Programmazione assembly ARM
6Organizzazione del processore
7Gerarchia delle memorie
- Gerarchia di memoria e principio di località
- Memoria cache
- Memoria principale a semiconduttore
- Memoria esterna - dischi, RAID e memorie ottiche
- Memoria virtuale
Esercizi svolti
- Esercizio 7 · campi dell'indirizzo in una cache ad associazione diretta
- Esercizio 8 · hit e miss in cache ad associazione diretta
- Esercizio 9 · cache con blocchi di due parole
- Esercizio 10 · dimensione del blocco più conveniente
- Esercizio 11 · cache a due vie con rimpiazzo FIFO
- Esercizio 12 · campi dell'indirizzo per cache a due vie
- Esercizio 13 · capacità di un disco dal tempo di accesso
- Esercizio 14 · algoritmi di scheduling del disco
- Esercizio 15 · tempo di accesso su traccia e su cilindro per un disco da 512 GB
- Esercizio 16 · byte trasferiti da un disco da 128 GB
- Esercizio 17 · tempo di accesso su traccia e su cilindro a 7200 giri
- Esercizio 20 · campi dell'indirizzo e capacità di una cache Esame
- Esercizio 21 · cache a due vie FIFO con write-through Esame
- Esercizio 22 · cache a due vie LRU con write-back Esame
- Esercizio 23 · cache con rimpiazzo di una linea sporca Esame
8Sistemi di input/output
9Tecniche avanzate di progettazione
Esercizi svolti
- Esercizio 18 · dipendenze RAW e WAW in un frammento MIPS
- Esercizio 19 · speedup di una pipeline con salti
- Esercizio 24 · pipeline MIPS senza forwarding, numero di cicli Esame
- Esercizio 25 · pipeline MIPS con forwarding, stalli e bypass Esame
- Esercizio 26 · fattore di velocizzazione di una pipeline a 4 stadi con salti Esame
- Esercizio 27 · pipeline MIPS, dipendenze e cicli totali di un ciclo
10Valutazione delle prestazioni
Lezioni
- Lezione 1 · Panoramica del corso di architettura
- Lezione 2 · Architettura e organizzazione, macchina di von Neumann
- Lezione 3 · Notazione binaria, esadecimale e porte logiche
- Lezione 4 · Programma memorizzato e ciclo di esecuzione
- Lezione 5 · Bus di sistema e caratteristiche delle memorie
- Lezione 6 · Gerarchia di memoria e cache ad associazione diretta
- Lezione 7 · Videolezione del 17 ottobre 2016
- Lezione 8 · Videolezione del 18 ottobre 2016
- Lezione 9 · Esercizi su hit e miss in cache
- Lezione 10 · Cache a due vie, politiche di scrittura e memoria a semiconduttore
- Lezione 11 · Errori di memoria e codice di Hamming
- Lezione 12 · Esercizi su Hamming e dischi magnetici
- Lezione 13 · RAID ed esercizi sui dischi
- Lezione 14 · Memorie ottiche e moduli di input e output
- Lezione 15 · Interrupt e DMA
- Lezione 16 · Esercizi sulla cache con politiche di rimpiazzo e scrittura
- Lezione 17 · Struttura interna della CPU e registri
- Lezione 18 · Videolezione del 28 novembre 2016
- Lezione 19 · Videolezione del 30 novembre 2016
- Lezione 20 · Formati delle istruzioni e aritmetica intera
- Lezione 21 · Numeri in virgola mobile
- Lezione 22 · Pipeline e speedup
- Lezione 23 · Dipendenze di controllo e predizione dei salti
- Lezione 24 · RISC e CISC, introduzione a MIPS
- Lezione 25 · Formati MIPS e pipeline a cinque stadi
- Lezione 26 · Esercizi sulla pipeline MIPS