Interrupt

Un'interruzione sospende il programma in esecuzione per far eseguire una routine di servizio (interrupt handler), poi lo fa riprendere come se nulla fosse successo.

I/O guidato da interrupt

Invece dell'attesa attiva (vedi Moduli di input-output e input-output programmatoPerché servono i moduli di I/O; funzioni del modulo (controllo, comunicazione, buffer, errori) e registri di stato, controllo e dati; I/O mappato in memoria e isolato con esempi; I/O programmato con attesa attiva e suo costo; confronto delle tre tecniche.Moduli di input-output e input-output programmato →): la CPU dà il comando al modulo e prosegue con altro lavoro; quando il dispositivo è pronto il modulo attiva la linea di richiesta di interrupt e la CPU trasferisce il dato nella routine di servizio. La CPU fa ancora il trasferimento parola per parola, ma non aspetta.

Sequenza di gestione

Hardware:

1. il dispositivo invia la richiesta;
2. la CPU finisce l'istruzione corrente (il controllo delle interruzioni è l'ultima fase del Ciclo fetch-executeRegistri PC, IR, MAR e MBR; ciclo dell'istruzione diviso in fetch ed execute; i quattro tipi di operazioni; diagramma degli stati del ciclo con calcolo degli indirizzi degli operandi e controllo delle interruzioni; esempio su una macchina ad accumulatore.Ciclo fetch-execute →);
3. la CPU controlla se ci sono richieste abilitate e invia la conferma (acknowledge);
4. salva sullo stack (o in registri dedicati) PC e PSW;
5. carica nel PC l'indirizzo della routine di servizio.

Software (routine di servizio):

6. salva gli altri registri che userà;
7. serve il dispositivo;
8. ripristina i registri;
9. esegue l'istruzione di ritorno da interruzione, che ripristina PSW e PC.

Esempio: lo stack pointer vale $T$ e il programma è all'istruzione di indirizzo $N$. All'interruzione si salvano PC (che vale già $N + 1$, l'istruzione successiva) e PSW: $SP = T - 2$. Se la routine salva altri $m$ registri, $SP = T - 2 - m$. Al ritorno lo stack torna a $T$ e il programma riprende da $N + 1$.

Identificare la sorgente

Con più dispositivi:

• linee di interrupt multiple: una linea per dispositivo (le linee sono poche);
• polling software: un'unica routine interroga i registri di stato di tutti i moduli (lento);
• daisy chain (polling hardware): il segnale di conferma passa da un modulo all'altro in catena; il primo che ha una richiesta pendente lo blocca e mette sul bus il proprio vettore (un numero che identifica la routine);
• arbitraggio del bus: il modulo deve ottenere il bus prima di richiedere l'interrupt.

Con il vettore la CPU salta direttamente alla routine giusta attraverso una tabella dei vettori in memoria.

Priorità

• Disabilitare le interruzioni durante la routine: le richieste restano pendenti e vengono servite dopo, in ordine. Semplice, ma un dispositivo urgente aspetta.
• Priorità: una routine può essere interrotta da una richiesta di priorità più alta (interruzioni annidate). Esempio: una stampante (priorità bassa), un disco (media), una linea di comunicazione che perde dati se non servita in fretta (alta).

Eccezioni in ARM

Ogni eccezione ha un modo del processore (IRQ, FIQ per le interruzioni veloci, Supervisor per SVC, Abort per gli accessi non validi, Undefined) e un indirizzo fisso nella tabella dei vettori. All'ingresso l'hardware copia il CPSR nello SPSR del modo, salva l'indirizzo di ritorno nel LR del modo (registro banked), disabilita le IRQ e salta al vettore. Il ritorno ripristina insieme PC e CPSR (es. SUBS pc, lr, #4 per le IRQ). Vedi L'architettura ARMARM a 32 bit come caso di studio: registri r0-r15 con SP, LR e PC, registro di stato CPSR con flag NZCV, modi del processore, architettura load/store, istruzioni condizionate, secondo operando flessibile, Thumb; differenze principali con ARMv8 a 64 bit.L'architettura ARM →.

Errori tipici

• Pensare che l'interruzione arrivi a metà di un'istruzione: la CPU la riconosce solo tra un'istruzione e l'altra (le eccezioni di programma invece sono causate dall'istruzione stessa).
• Dimenticare che la routine deve salvare tutti i registri che modifica: il programma interrotto non sa di essere stato interrotto.