Prestazioni di un calcolatore

Metriche

• Tempo di risposta (di esecuzione): quanto dura un programma. Interessa a chi usa il programma.
• Throughput: quanto lavoro si completa per unità di tempo. Interessa a chi gestisce un server.
• Prestazioni = 1 / tempo di esecuzione. "A è $n$ volte più veloce di B" significa $T_B / T_A = n$.

Tempo di CPU

$$T_{CPU} = N_{istr} \cdot CPI \cdot T_{clock} = \frac{N_{istr} \cdot CPI}{f}$$

• $N_{istr}$: istruzioni eseguite (non quelle scritte nel codice);
• $CPI$: cicli di clock per istruzione, in media;
• $T_{clock} = 1/f$: periodo del clock (a 2 GHz, 0,5 ns).

Esempio: $10^9$ istruzioni, CPI 1,5, clock 2 GHz → $T = 10^9 \cdot 1{,}5 / (2 \cdot 10^9) = 0{,}75$ s.

Confronto: stesso programma su A (2 GHz, CPI 2,0) e B (3 GHz, CPI 3,6), stessa ISA. $T_A = N \cdot 2/(2 \cdot 10^9) = N \cdot 1{,}0$ ns, $T_B = N \cdot 3{,}6/(3 \cdot 10^9) = N \cdot 1{,}2$ ns → A è $1{,}2$ volte più veloce nonostante il clock più basso.

CPI medio

Se le istruzioni sono divise in classi con frequenza $F_i$ e $CPI_i$:

$$CPI = \sum_i F_i \cdot CPI_i$$

$CPI = 0{,}5 \cdot 1 + 0{,}2 \cdot 5 + 0{,}1 \cdot 3 + 0{,}2 \cdot 2 = 0{,}5 + 1 + 0{,}3 + 0{,}4 = 2{,}2$.

Se una cache migliore porta le load a CPI 2: $CPI = 0{,}5 + 0{,}4 + 0{,}3 + 0{,}4 = 1{,}6$, speedup $2{,}2/1{,}6 = 1{,}375$.

MIPS e MFLOPS

$$\text{MIPS} = \frac{N_{istr}}{T \cdot 10^6} = \frac{f}{CPI \cdot 10^6}$$

Con i dati sopra a 2 GHz: $2 \cdot 10^9/(2{,}2 \cdot 10^6) \approx 909$ MIPS. Limiti: non confronta ISA diverse (un'istruzione RISC fa meno di una CISC), varia da programma a programma, può crescere mentre il tempo peggiora (un compilatore che genera molte istruzioni semplici). MFLOPS: milioni di operazioni in virgola mobile al secondo, per il calcolo scientifico.

L'unica misura affidabile è il tempo di esecuzione di programmi reali.

Legge di Amdahl

Se un miglioramento accelera di un fattore $s$ solo una frazione $F$ del tempo di esecuzione:

$$S = \frac{1}{(1 - F) + F/s}$$

Esempio: le operazioni in virgola mobile sono il 40% del tempo e le si rende 10 volte più veloci: $S = 1/(0{,}6 + 0{,}04) = 1{,}56$. Anche con $s \to \infty$: $S \le 1/0{,}6 = 1{,}67$.

Con $p$ core e una parte parallelizzabile $F = 0{,}9$: con 8 core $S = 1/(0{,}1 + 0{,}9/8) \approx 4{,}7$; il limite è 10 qualsiasi sia il numero di core (vedi Processori superscalari e multicoreParallelismo a livello di istruzione: processori superscalari, esecuzione fuori ordine, ridenominazione dei registri contro WAR e WAW, speculazione; limiti dell'ILP e della frequenza (consumo); multithreading, multicore e coerenza delle cache; acceleratori.Processori superscalari e multicore →).

Morale: rendere veloce il caso frequente.

Benchmark

Insiemi di programmi reali rappresentativi (es. SPEC CPU per processori). Ogni programma dà un rapporto (tempo di riferimento / tempo misurato); i rapporti si riassumono con la media geometrica $\sqrt[n]{\prod r_i}$, che non dipende dalla macchina scelta come riferimento.

Chi influenza che cosa

Pipeline e cache abbassano il CPI effettivo (vedi PipelineIdea della catena di montaggio; pipeline a 5 stadi IF, ID, EX, MEM, WB; tempo di ciclo, tempo per n istruzioni in una pipeline a k stadi e speedup con esempi svolti; registri di pipeline; scrittura e lettura dei registri nello stesso ciclo; limiti (stadi sbilanciati, hazard).Pipeline → e Memoria cacheBlocchi, linee ed etichette; scomposizione dell'indirizzo; associazione diretta, completamente associativa e associativa a insiemi con calcolo dei campi; politiche di rimpiazzo (LRU, FIFO, casuale); politiche di scrittura (write-through, write-back con bit sporco, write-allocate); dimensione del blocco; cache multilivello e separate; come ridurre i miss; quesiti sui campi dell'indirizzo.Memoria cache →); una pipeline più profonda alza la frequenza ma aumenta il costo degli stalli.

Errori tipici

• Confrontare processori solo per frequenza di clock o solo per MIPS.
• Applicare il fattore di miglioramento a tutto il tempo invece che alla sola frazione interessata.