Ciclo fetch-execute

Registri coinvolti

Le due fasi

1. Fetch (prelievo): $\text{MAR} \leftarrow \text{PC}$; la memoria legge; $\text{MBR} \leftarrow M[\text{MAR}]$; $\text{IR} \leftarrow \text{MBR}$; $\text{PC} \leftarrow \text{PC} +$ lunghezza dell'istruzione (in ARM e MIPS: $+4$ byte).
2. Execute (esecuzione): l'unità di controllo decodifica l'IR e svolge l'azione.

Le azioni possibili sono di quattro tipi:

Un'istruzione può combinarne più d'uno.

Diagramma degli stati

Un ciclo completo, nel caso generale, attraversa:

1. calcolo dell'indirizzo dell'istruzione;
2. prelievo dell'istruzione;
3. decodifica dell'operazione;
4. calcolo dell'indirizzo dell'operando (se l'operando è in memoria o in I/O);
5. prelievo dell'operando (eventualmente ripetuto per più operandi);
6. esecuzione dell'operazione;
7. calcolo dell'indirizzo e scrittura del risultato;
8. controllo delle interruzioni: se c'è una richiesta pendente si salva lo stato e si salta alla routine di servizio (vedi InterruptClassi di interruzioni; I/O guidato da interrupt; sequenza hardware e software di gestione con salvataggio del contesto sullo stack; identificazione della sorgente (linee multiple, polling, daisy chain, vettore); priorità e interruzioni annidate; eccezioni e modi in ARM.Interrupt →), altrimenti si torna al punto 1.

Quando l'operando è dato con indirizzamento indiretto (vedi Formato delle istruzioni e modalità di indirizzamentoModalità di indirizzamento (immediato, diretto, indiretto, a registro, indiretto a registro, con spiazzamento, relativo al PC, indicizzato e scalato, a pila) con indirizzo effettivo ed esempi; formati fissi e variabili; i formati R, I e J di MIPS e il formato a 32 bit di ARM con il calcolo dei campi.Formato delle istruzioni e modalità di indirizzamento →) si aggiunge un ciclo di prelievo dell'indirizzo effettivo.

Esempio su una macchina ad accumulatore

Istruzioni di 16 bit (4 bit di codice operativo, 12 di indirizzo), codici 1 = carica AC dalla memoria, 5 = somma la memoria ad AC, 2 = salva AC in memoria. Programma che somma le celle 940 e 941 e mette il risultato in 941 (indirizzi in esadecimale):

Evoluzione: PC = 300 → IR = 1940, AC = 3, PC = 301 → IR = 5941, AC = 3 + 2 = 5, PC = 302 → IR = 2941, M[941] = 5, PC = 303. Tre cicli di istruzione, sei accessi alla memoria (tre prelievi di istruzioni e tre accessi ai dati).

Errori tipici

• Incrementare il PC solo alla fine dell'esecuzione: si incrementa già nel fetch, per questo in un salto relativo l'offset si somma al PC già avanzato.
• Dimenticare che il controllo delle interruzioni avviene tra due istruzioni, non durante.