Formato delle istruzioni e modalità di indirizzamento

Modalità di indirizzamento

L'indirizzo effettivo (EA) è l'indirizzo in memoria dell'operando. Notazione: $A$ = campo indirizzo dell'istruzione, $R$ = registro indicato, $(X)$ = contenuto di $X$.

Esempio: memoria con $M[200] = 500$, $M[500] = 800$, $M[700] = 900$, registro $R1 = 500$; istruzione con $A = 200$.

Casi particolari dello spiazzamento: con offset 0 è l'indiretto a registro; con un registro base che vale sempre 0 ($0 in MIPS) diventa un indirizzamento assoluto.

Indice scalato (es. Pentium): il fattore $s \in \{1, 2, 4, 8\}$ permette di scorrere in modo uniforme array di byte, mezze parole, parole, doppie parole. In ARM: LDR r0, [r1, r2, LSL #2] legge l'elemento r2 di un array di parole che inizia a r1.

Progetto del formato

Scelte da bilanciare: lunghezza dell'istruzione (più lunga = più operazioni, operandi e modalità, ma più memoria e banda), numero di codici operativi, numero di registri, ampiezza dei campi immediati e degli spiazzamenti.

• Formato fisso (RISC: tutte le istruzioni di 32 bit): decodifica semplice e veloce, adatto alla PipelineIdea della catena di montaggio; pipeline a 5 stadi IF, ID, EX, MEM, WB; tempo di ciclo, tempo per n istruzioni in una pipeline a k stadi e speedup con esempi svolti; registri di pipeline; scrittura e lettura dei registri nello stesso ciclo; limiti (stadi sbilanciati, hazard).Pipeline →.
• Formato variabile (x86: da 1 a 15 byte): codice compatto, decodifica complessa.

Formati MIPS (32 bit)

5 bit per registro perché i registri sono $2^5 = 32$. Nel formato J l'indirizzo è di parola: si moltiplica per 4 (scorrimento di 2 a sinistra) perché le istruzioni sono allineate a 4 byte. Nel formato I l'immediato a 16 bit viene esteso con il segno a 32 bit.

Formato ARM (32 bit, istruzioni di elaborazione dati)

• cond: condizione di esecuzione (tutte le istruzioni ARM a 32 bit possono essere condizionate, vedi Strutture di controllo in assembly ARMSalti B e condizionati, codici di condizione con e senza segno; traduzione di if, if-else, while, for e do-while da C ad ARM; esecuzione condizionata per eliminare salti brevi; switch con tabella di salto.Strutture di controllo in assembly ARM →).
• S: se 1 l'istruzione aggiorna i flag.
• Rn, Rd: 4 bit perché i registri sono 16.
• operando 2: un registro eventualmente scalato, oppure (I = 1) una costante di 8 bit ruotata a destra di un numero pari di posizioni (4 bit di rotazione × 2). Per questo MOV r0, #0xFF000000 è codificabile (0xFF ruotato) ma MOV r0, #0x101 no.

I dettagli delle istruzioni sono in L'architettura ARMARM a 32 bit come caso di studio: registri r0-r15 con SP, LR e PC, registro di stato CPSR con flag NZCV, modi del processore, architettura load/store, istruzioni condizionate, secondo operando flessibile, Thumb; differenze principali con ARMv8 a 64 bit.L'architettura ARM → e Istruzioni ARM di elaborazione datiIstruzioni aritmetiche (ADD, SUB, RSB, ADC), logiche (AND, ORR, EOR, BIC, MVN), di spostamento (MOV), moltiplicazione (MUL, MLA); secondo operando immediato o registro scalato con LSL, LSR, ASR, ROR; aggiornamento dei flag con S, CMP e TST; esempi di traduzione di espressioni C.Istruzioni ARM di elaborazione dati →.

Errori tipici

• Confondere indirizzamento diretto e immediato: nel diretto il campo è un indirizzo, nell'immediato è il valore.
• Dimenticare l'estensione del segno dell'immediato negli spiazzamenti negativi.