Lezione 25Formati MIPS e pipeline a cinque stadi

Data: 9 gennaio 2017 · Durata: 2:16:28
Fonte: Videolezione: Architettura degli Elaboratori, UniPD, a.a. 2016-17 (canale ufficiale Math UniPD)

Argomenti trattati

• 2:02 — Formati delle istruzioni MIPS: R (5:00), I (10:03), J (16:01)
• 19:00 — Le cinque fasi: IF, ID, EX, MEM, WB
• 42:03 — Hardware della pipeline
• 54:01 — Conflitto sul banco dei registri: scrittura e lettura in metà ciclo diverse
• 57:01 — Registri di pipeline IF/ID, ID/EX, EX/MEM, MEM/WB
• 1:19:00 — Rilevazione delle dipendenze sui dati
• 1:21:01 — Data forwarding
• 2:10:02 — Animazione della pipeline: stalli e bolle

Teoria

• Formato delle istruzioni e modalità di indirizzamentoModalità di indirizzamento (immediato, diretto, indiretto, a registro, indiretto a registro, con spiazzamento, relativo al PC, indicizzato e scalato, a pila) con indirizzo effettivo ed esempi; formati fissi e variabili; i formati R, I e J di MIPS e il formato a 32 bit di ARM con il calcolo dei campi.Formato delle istruzioni e modalità di indirizzamento → — paragrafo "Formati MIPS"
• PipelineIdea della catena di montaggio; pipeline a 5 stadi IF, ID, EX, MEM, WB; tempo di ciclo, tempo per n istruzioni in una pipeline a k stadi e speedup con esempi svolti; registri di pipeline; scrittura e lettura dei registri nello stesso ciclo; limiti (stadi sbilanciati, hazard).Pipeline →
• Hazard nella pipelineHazard strutturali, sui dati e sul controllo; dipendenze RAW, WAR e WAW; stalli e bolle con diagrammi; data forwarding (bypass) e caso load-use; riordino delle istruzioni da parte del compilatore e dell'hardware; costo dei salti.Hazard nella pipeline →
• Datapath e microarchitetturaMicroarchitettura come realizzazione dell'ISA; elementi del datapath (PC, memoria istruzioni e dati, banco dei registri, ALU, estensione del segno, multiplexer); percorso di un'istruzione aritmetica, di una load, di una store e di un salto; datapath a ciclo singolo e suo periodo di clock; datapath multiciclo.Datapath e microarchitettura →