Esercizio 26demodulazione di un segnale PWM con filtro RC, ripple, PWM come convertitore D-A (temi d'esame luglio 2026, dicembre 2020 e luglio 2020)

---

Teoria usata: Modulazione PWM - duty-cycle, risoluzione e demodulazioneLa PWM trasferisce un segnale modulante $V^$ nella larghezza degli impulsi di un'onda quadra a frequenza fissa: con duty-cycle $d=t_1/T$ e livelli $\pm\frac E2$ la media è $V_{med}=(d-\frac12)E=E,\frac{V^}{V_p}$. L'informazione sta nel valor medio; il resto dello spettro (armoniche della portante) si elimina con un passa-basso (demodulazione). Il modulatore digitale è un timer: contatore + comparatore, $N=f_{clk}/f_{PWM}$ conteggi per periodo, risoluzione $n=\log_2N$ bit (massima frequenza per $n$ bit: $f_{clk}/2^n$), registro di compare = duty-cycle. Servono almeno 8 bit per evitare cicli limite.Modulazione PWM - duty-cycle, risoluzione e demodulazione →, PWM e ADC - ritardo di risposta e sincronizzazioneUn modulatore PWM digitale ritarda la risposta: il duty-cycle si aggiorna una volta per periodo (al massimo si attende $T_{PWM}$; $T_{PWM}/2$ se si aggiorna a ogni semiperiodo). Perciò il controllo digitale deve avere banda ben sotto $f_{PWM}$ (cross-over $\lesssim f_{PWM}/10$, margine di fase $\ge60^\circ$). Si campiona di solito a $f_c=f_{PWM}$: viola Shannon, ma se l'ADC è sincronizzato con la portante (trigger dal timer PWM) l'aliasing estrae il valor medio, senza ripple. Il campionamento va fatto a metà del tempo di ON (leading edge: $\frac{DT}2$, in generale a metà dell'impulso) o al picco/valle del contatore (PWM simmetrica).PWM e ADC - ritardo di risposta e sincronizzazione →.

(i) Demodulatore RC

La costante di tempo del filtro è $\tau=RC=10\ \text{k}\Omega\cdot10\ \text{nF}=100\ \mu$s $=2\,T_{PWM}$ (la frequenza di taglio del filtro $\frac1{2\pi\tau}=1{,}6$ kHz è 12,6 volte più bassa della portante $\frac1{T_{PWM}}=20$ kHz). L'inseguitore ($V_{CC}\gg V_R$, nessun carico) ripete la tensione sul condensatore.

(a) Corrente. Il microcontrollore pilota $R$ in serie a $C$: $i=\frac{x_{PWM}-v_C}R$. A regime con $D=0{,}5$ il valor medio di $v_C$ è 0 con un ripple di circa $\pm0{,}41$ V: subito dopo un fronte la tensione ai capi di $R$ è al più $V_R+0{,}41=3{,}71$ V, $i_{max}\approx\frac{3{,}71}{10\ \text{k}\Omega}=\mathbf{0{,}37\ mA}$ (con $v_C\simeq0$: $\frac{V_R}R=0{,}33$ mA). In ogni caso la corrente è sotto 0,66 mA ($=\frac{2V_R}R$, valore che si avrebbe solo con $C$ carico al valore opposto).

(b) Relazione statica. Il valor medio dell'uscita è il valor medio della PWM: $\langle y\rangle=(D\cdot V_R)+((1-D)(-V_R))=\mathbf{(2D-1)\,V_R}$: va da $-3{,}3$ V ($D=0$) a $+3{,}3$ V ($D=1$), $0$ V per $D=0{,}5$.

(c) Ripple. $\Delta v_c\approx2V_R\,D(1-D)\,\dfrac{T_{PWM}}\tau=2\cdot3{,}3\cdot0{,}25\cdot\frac{50}{100}=\mathbf{0{,}825\ V}$ picco-picco (il calcolo esatto con gli esponenziali dà $2V_R\frac{(1-e^{-0{,}25})^2}{1-e^{-0{,}5}}=0{,}821$ V). La tensione sul condensatore sale e scende in modo triangolare di $\pm0{,}41$ V attorno a 0.

(d) LSB. Il valor medio varia tra $-V_R$ e $+V_R$ ($6{,}6$ V) con $2^{11}=2048$ valori: $LSB=\frac{6{,}6\ \text{V}}{2048}=\mathbf{3{,}22\ mV}$.

(e) Clock. Con 11 bit di risoluzione il periodo contiene $N=2048$ conteggi: $f_{clk}=\frac{N}{T_{PWM}}=\frac{2048}{50\ \mu\text{s}}=\mathbf{40{,}96\ MHz}$.

(f) Duty 50%. $0{,}5\cdot2048=1024=\mathbf{0x400}$ (registro di compare), con registro di periodo 2048 (o 2047).

(ii) PWM come DAC

(a) Conteggi per periodo: $N=\frac{16\ \text{MHz}}{20\ \text{kHz}}=800$; bit equivalenti $\log_2800=\mathbf{9{,}64}$. (b) Dato $\texttt{0x6A00}=27136$ su 16 bit (0.16 U): $D=\frac{27136}{65536}=\mathbf{0{,}414}$ (41,4%): il registro di compare vale $0{,}414\cdot800=331$. (c) Tensione media $=D\cdot5\ \text{V}=0{,}414\cdot5=\mathbf{2{,}07\ V}$. (d) Per 10 bit servono $N=1024$ conteggi: $f_{PWM}=\frac{16\ \text{MHz}}{1024}=\mathbf{15{,}6\ kHz}$. (Con 9,64 bit un dato a 16 bit viene troncato: i 6,4 bit bassi sono persi.)

(iii) LED

Per $f\simeq200$ Hz con clock 10 MHz: $N_{tot}=\frac{10\text{ MHz}}{200\text{ Hz}}=50\,000\le65536$: prescaler minimo 1 e valore di reset (periodo) $\mathbf{50000}=\texttt{0xC350}$, con risoluzione $\log_250000=15{,}6$ bit ($\ge10$ ✓). (A 200 Hz il LED non sfarfalla per l'occhio umano, che non percepisce modulazioni sopra circa 100 Hz.)

Errori comuni

• Dimenticare che la PWM bipolare ha valor medio $(2D-1)V_R$, non $D\,V_R$.
• Applicare la formula del ripple quando $\tau\not\gg T$ (qui $\tau=2T$: è un'approssimazione, errore 0,5%).
• Calcolare i bit effettivi con il clock del processore invece del clock del contatore e del periodo.
• Dire che un dato a 16 bit su un PWM a $\log_2N=9{,}64$ bit venga riprodotto senza perdita.