---

1. Margine di rumore alto (giugno 2024, luglio 2025)

Il margine al rumore alto di una porta logica è dato da: a. $V_1-V_{IH}$ (tensione nominale dell'$1$); b. $V_{OH}-V_{IH}$; c. nessuna delle precedenti.

Risposta: b. $NM_H=V_{OH}-V_{IH}$ (la minima uscita alta garantita meno la minima tensione letta come $1$ all'ingresso); $NM_L=V_{IL}-V_{OL}$. Con $V_{OH}=2{,}5$ e $V_{IH}=1{,}46\ \mathrm V$: $NM_H=1{,}04\ \mathrm V$.

2. Scalatura di $W_n$ e $W_p$ dello stesso fattore (giugno 2024, luglio 2025, giugno 2025)

Inverter con ingresso a $V_M$: se si aumentano $W_p$ e $W_n$ dello stesso fattore, a. $V_M$ aumenta e la corrente aumenta; b. $V_M$ costante e corrente nulla; c. $V_M$ costante e corrente che aumenta. (Giugno 2025: "come variano $V_M$ e la corrente massima $I_{DD}$ con $\alpha$: a. $\propto\alpha^2$; b. $\propto\alpha$; c. costanti*".)*

Risposta: c (e nella variante, b). $V_M$ dipende solo dal rapporto $r=\sqrt{\lvert k'_p\rvert Z_p/(k'_nZ_n)}$, che non cambia se $Z_n$ e $Z_p$ sono moltiplicati per $\alpha$; la corrente di picco $\tfrac12k'_nZ_n(V_M-V_{Tn})^2$ è proporzionale a $\alpha$ (non a $\alpha^2$): per $Z_n=3$: $124{,}6\ \mu\mathrm A$; $\alpha=2$: $249{,}3$; $\alpha=3$: $373{,}9\ \mu\mathrm A$.

3. Regioni di funzionamento in $V_{in}=V_M$ (settembre 2024, giugno 2025, settembre 2026)

Inverter con ingresso a $V_M$: i due transistor si trovano: a. necessariamente entrambi in saturazione per qualsiasi $V_M$; b. se $V_M<V_{DD}/2$ il p-MOS in saturazione e l'n-MOS in lineare; c. se $V_M>V_{DD}/2$ il p-MOS in saturazione e l'n-MOS in lineare.

Risposta: a. Con $V_{in}=V_{out}=V_M$: n-MOS: $V_{DS}=V_M\ge V_M-V_{Tn}$; p-MOS: $\lvert V_{DS}\rvert=V_{DD}-V_M\ge V_{DD}-V_M-\lvert V_{Tp}\rvert$. Le due disuguaglianze sono sempre vere ($V_{Tn}>0$, $\lvert V_{Tp}\rvert>0$): entrambi saturi per qualunque $V_M$. (Con $V_{in}=V_{DD}/2$ diverso da $V_M$ uno dei due può essere lineare: Esercizio 4 · invertitore CMOS bilanciato dinamicamente, correnti a V_DD diviso 2 e carico massimo (tema d'esame luglio 2025).)

4. Livelli ideali (luglio 2026)

In un invertitore CMOS ideale valgono approssimativamente: a. $V_{OL}=0$ e $V_{OH}=V_{DD}$; b. $V_{OL}=V_{DD}/2$, $V_{OH}=V_{DD}$; c. $V_{OL}=0$ e $V_{OH}=V_{DD}/2$.

Risposta: a. Escursione completa: in regime non c'è mai un cammino diretto e l'uscita è collegata a massa o a $V_{DD}$ attraverso un transistor con $V_{DS}\approx0$.

5. Variazione di $V_M$ con $\beta$ costante (luglio 2026)

Se si aumentano contemporaneamente $W_n$ e $W_p$ mantenendo costante $\beta=W_p/W_n$: a. $V_M$ aumenta sensibilmente; b. diminuisce sensibilmente; c. varia molto poco.

Risposta: c. Come al punto 2 ($V_M$ dipende da $\beta$; la dipendenza da $\lambda$ lascia solo variazioni del secondo ordine).

6. Proprietà rigenerativa e bistabilità (giugno 2025, luglio 2026)

La proprietà rigenerativa e il principio di bistabilità: a. sono conseguenze delle medesime proprietà della caratteristica di trasferimento statica degli invertitori; b. sono incorrelate; c. fanno riferimento alla cascata di un numero dispari di invertitori.

Risposta: a. Entrambe dipendono dal guadagno maggiore di $1$ nella zona di transizione e minore di $1$ agli estremi (due punti stabili e uno instabile, $V_M$). Con $V_{in}=1{,}6\ \mathrm V$ (poco sopra $V_M=1{,}26\ \mathrm V$ del modello con $\lambda$) la catena di inverter dà $0{,}14\to2{,}5\to0\to2{,}5\ \mathrm V$.

7. Immunità al rumore (giugno 2024, luglio 2025)

I circuiti digitali sono più tolleranti al rumore di quelli analogici perché: a. sono in grado di rigenerare i segnali; b. fanno accumulare il rumore a ogni stadio; c. hanno un guadagno inferiore a $1$ nella regione di non validità.

Risposta: a. Ogni porta rigenerativa riporta il livello al valore nominale; nel caso (c) il guadagno è maggiore di $1$ nella zona non valida (transizione).

8. Quesiti dalla raccolta di esempi (quiz)

• Aumentando il fattore di forma del p-MOS come variano $V_{IL}$, $V_M$, $V_{IH}$? Aumentano tutte e tre (la VTC trasla verso destra).
• Con $V_{IL}<V_{IN}<V_{IH}$ in che regione sono i transistor? Entrambi in saturazione.
• Se $Z_p=2$–$3\,Z_n$, rispetto ai margini: $NM_H\approx NM_L$ (dello stesso ordine; con $Z_p/Z_n=2{,}5$: $NM_L=0{,}89$, $NM_H=1{,}10\ \mathrm V$).
• In un inverter progettato staticamente bilanciato con n-MOS nominali e p-MOS più veloci: $V_M>V_{DD}/2$ (con $Z_p$ maggiorato del $30\%$: $V_M=1{,}31$ invece di $1{,}25\ \mathrm V$).

Verifica numerica

Python: $V_M$, correnti di picco e margini del modello completo per i valori citati ($V_M=1{,}25$ senza $\lambda$, $1{,}26\ \mathrm V$ con $\lambda$; $V_{IL}=1{,}04$, $V_{IH}=1{,}46\ \mathrm V$).

Errori comuni

• Credere che la corrente di picco scali come $\alpha^2$.
• Dire che a $V_M$ un transistor è lineare.
• Confondere la rigenerazione con "guadagno minore di $1$ nella zona non valida".

Esercizio 11 - quesiti rapidi sull'inverter statico, soglia logica e margini (temi d'esame 2024-2026)

• $NM_H$: $V_{OH}-V_{IH}$ (b); $NM_L=V_{IL}-V_{OL}$.
• Scalare $W_n,W_p$ per $\alpha$: $V_M$ costante, corrente di picco $\propto\alpha$ ($124{,}6\to249{,}3\to373{,}9\ \mu$A per $\alpha=1,2,3$) (c).
• A $V_M$: entrambi sempre in saturazione (a).
• Ideale: $V_{OL}=0$, $V_{OH}=V_{DD}$ (a). $\beta$ costante: $V_M$ varia poco (c).
• Rigenerazione e bistabilità: stessa VTC (a). Digitale rigenera (a).
• Quiz: $Z_p\uparrow\Rightarrow V_{IL},V_M,V_{IH}\uparrow$; $Z_p=2$-$3Z_n$: $NM_H\approx NM_L$; p-MOS veloci: $V_M>V_{DD}/2$.
• Errori: $\alpha^2$; lineare in $V_M$; rigenerazione mal definita.