---

1. Schema

$F=\overline f$, $f=AB+C+D$. PDN: (serie $A$–$B$) in parallelo con $C$ e con $D$. PUN (duale): il parallelo $A\parallel B$ in serie con $C$ e con $D$ (tre elementi in serie).

Capacità di uscita minima: nella PDN il nodo $F$ tocca i drain di $A$, $C$ e $D$ (3 n-MOS). Nella PUN si pone uno dei transistor singoli ($C$) vicino all'uscita, poi $D$ e infine $A\parallel B$ verso $V_{DD}$: all'uscita arriva un solo drain di p-MOS. Nodi interni: $X$ tra $A$ e $B$ (PDN); $Y_1$ tra $C$ e $D$; $Y_2$ tra $D$ e il parallelo $A\parallel B$ (PUN).

2. n-MOS

Caso peggiore del pull-down: la serie $A$–$B$ ($2$ transistor): $$2\frac{12\ \mathrm{k\Omega}}{Z_n}=12\ \mathrm{k\Omega}\ \Rightarrow\ Z_n=2,\quad R_n=6\ \mathrm{k\Omega},\quad W_n=0{,}5\ \mu\mathrm m.$$

3. p-MOS

Caso peggiore del pull-up: uno tra $A,B$, più $D$ e $C$: tre p-MOS in serie: $$3\frac{24\ \mathrm{k\Omega}}{Z_p}=12\ \mathrm{k\Omega}\ \Rightarrow\ Z_p=6,\quad R_p=4\ \mathrm{k\Omega},\quad W_p=1{,}5\ \mu\mathrm m.$$

4. Tempi di propagazione

Capacità ($C=2\ \mathrm{fF}/\mu\mathrm m\cdot W$): $C_{dn}=1{,}0\ \mathrm{fF}$, $C_{dp}=3{,}0\ \mathrm{fF}$.

• Uscita: $3C_{dn}+C_{dp}+C_L=3+3+10=\mathbf{16\ fF}$.
• $X$: $C_{sn}+C_{dn}=2{,}0\ \mathrm{fF}$.
• $Y_1$: source di $C$ e drain di $D$: $6{,}0\ \mathrm{fF}$.
• $Y_2$: source di $D$ e due drain ($A$, $B$): $3\cdot3=9{,}0\ \mathrm{fF}$.

$t_{pHL}$ (conduce $A$–$B$, nodo $X$ da scaricare): $$\tau_{HL}=R_nC_X+2R_nC_F=6\cdot2+12\cdot16=12+192=204\ \mathrm{ps},\quad t_{pHL}=0{,}69\cdot204=\mathbf{140{,}8\ ps}.$$ $t_{pLH}$ (conducono un p-MOS tra $A,B$, poi $D$ e $C$, con $Y_2$, $Y_1$ e $F$ da caricare; pesi $1,2,3$): $$\tau_{LH}=R_pC_{Y_2}+2R_pC_{Y_1}+3R_pC_F=4\cdot9+8\cdot6+12\cdot16=36+48+192=276\ \mathrm{ps},\quad t_{pLH}=0{,}69\cdot276=\mathbf{190{,}4\ ps}.$$ Senza nodi interni: $0{,}69\cdot12\ \mathrm{k\Omega}\cdot16\ \mathrm{fF}=132{,}5\ \mathrm{ps}$ per entrambe. $t_{pLH}>t_{pHL}$ perché la serie di p-MOS ha tre elementi con capacità interne grandi: nonostante $R_{PU}=R_{PD}$ le due transizioni non sono bilanciate a causa dei nodi interni.

5. Consumo dinamico

$F=1$ se $AB=0$, $C=0$, $D=0$: $p_1=(1-0{,}12)(0{,}9)(0{,}9)=0{,}7128$, $\alpha=p_0p_1=0{,}2872\cdot0{,}7128=0{,}2047$: $$P=\alpha C_FV_{DD}^2f=0{,}2047\cdot16\cdot10^{-15}\cdot6{,}25\cdot2\cdot10^7=\boxed{0{,}409\ \mu\mathrm W.}$$ (Solo $C_L$: $0{,}256\ \mu\mathrm W$.)

Verifica numerica

Python: Elmore $140{,}8$ e $190{,}4\ \mathrm{ps}$; integrazione numerica delle scale RC ($2$ e $3$ nodi): $143{,}3$ e $203{,}5\ \mathrm{ps}$ al $50\%$ (l'Elmore sottostima di qualche percento nel pull-up a tre elementi).

Errori comuni

• Dimensionare i p-MOS con la serie di soli due elementi (dimenticando $C$ e $D$): il cammino peggiore ha tre transistor.
• Mettere il parallelo $A\parallel B$ vicino all'uscita: 2 drain di p-MOS invece di 1.
• Contare nelle attività $P_D$ una sola volta: $F$ vale $1$ solo se $C=D=0$ entrambi.

Esercizio 7 - porta AOI a quattro ingressi, dimensionamento, ritardi e consumo dinamico (tema d'esame settembre 2026)

Testo. $F=\overline{AB+C+D}$; $R_{n0}=12$ k, $R_{p0}=24$ k, $C_{d0}=2$ fF/$\mu$m, $L=0{,}25\ \mu$m, $V_{DD}=2{,}5$ V, $C_L=10$ fF, $20$ MHz, $P=0{,}4;0{,}3;0{,}1;0{,}1$, $R_{PD}=R_{PU}=12$ k.

• Schema: PDN ($A$-$B$) $\parallel C\parallel D$; PUN ($A\parallel B$) serie $D$ serie $C$ ($C$ all'uscita: 1 drain p-MOS).
• Dimensioni: $2R_{n0}/Z_n=12$ k $\Rightarrow Z_n=2$; $3R_{p0}/Z_p=12$ k $\Rightarrow Z_p=6$ ($R_n=6$ k, $R_p=4$ k; $W_n=0{,}5$, $W_p=1{,}5\ \mu$m).
• Capacità: uscita $3+3+10=16$ fF; $X=2$, $Y_1=6$, $Y_2=9$ fF.
• Ritardi: $t_{pHL}=0{,}69(6\cdot2+12\cdot16)=140{,}8$ ps; $t_{pLH}=0{,}69(4\cdot9+8\cdot6+12\cdot16)=190{,}4$ ps (senza nodi interni $132{,}5$ ps).
• Potenza: $p_1=0{,}88\cdot0{,}9\cdot0{,}9=0{,}7128$, $\alpha=0{,}2047$, $P=0{,}409\ \mu$W.
• Errori: serie di soli due p-MOS; parallelo all'uscita; $C$ e $D$ contati male.