Salta al contenuto
Note per Studenti Transistor ad effetto di campo - JFET e MOSFET

Transistor ad effetto di campo - JFET e MOSFET

In questa pagina 6

Cos'è il MOSFET

MOSFET = Metal Oxide Semiconductor Field Effect Transistor: tre terminali gate (G), drain (D) e source (S) (il quarto, il substrato, si considera collegato al source). A differenza del BJT la conduzione è dovuta a un solo tipo di portatore (dispositivo unipolare): elettroni nel canale n, lacune nel canale p.

Il gate è un elettrodo di metallo (o silicio policristallino) separato dal semiconduttore da un sottile strato di ossido isolante: la struttura gate-ossido-semiconduttore è un condensatore MOS. Per questo la corrente di gate è nulla (in continua): il circuito di ingresso non assorbe corrente. La corrente di drain è invece controllata dalla tensione di gate:

  • con vGSv_{GS} bassa o negativa le lacune si accumulano sotto l'ossido (accumulazione) e tra drain e source ci sono due giunzioni in serie in opposizione: non passa corrente;
  • aumentando vGSv_{GS} le lacune si allontanano e si forma una zona svuotata (svuotamento);
  • oltre la tensione di soglia VtV_t si forma sotto l'ossido uno strato di elettroni liberi, il canale (inversione), che collega drain e source: passa corrente se vDS>0v_{DS}>0. Più vGSv_{GS} supera VtV_t, più il canale è conduttivo.

Le quattro versioni

canale n canale p
enhancement (arricchimento: senza tensione di gate non c'è canale) Vt>0V_t>0; vDS>0v_{DS}>0, iD>0i_D>0 Vt<0V_t<0; vDS<0v_{DS}<0, iD<0i_D<0
depletion (svuotamento: il canale esiste già a vGS=0v_{GS}=0) Vt<0V_t<0, IDSS>0I_{DSS}>0 Vt>0V_t>0, IDSS<0I_{DSS}<0

iDi_D è la corrente entrante nel drain. Il simbolo del depletion ha la linea di canale continua, quello dell'enhancement tratteggiata; la freccia sul source indica il tipo di canale.

Zone di funzionamento

Si definisce la tensione di overdrive Vov=vGS−VtV_{ov}=v_{GS}-V_t. Per il n-MOS:

Zona Condizione Corrente
interdizione vGS<Vtv_{GS}<V_t iD=0i_D=0
ohmica (triodo) vGS>Vtv_{GS}>V_t, 0<vDS<vGS−Vt0<v_{DS}<v_{GS}-V_t iD=k [ 2(vGS−Vt)vDS−vDS2]i_D=k\,[\,2(v_{GS}-V_t)v_{DS}-v_{DS}^2]
saturazione vGS>Vtv_{GS}>V_t, vDS>vGS−Vtv_{DS}>v_{GS}-V_t iD=k (vGS−Vt)2(1+λvDS)i_D=k\,(v_{GS}-V_t)^2(1+\lambda v_{DS})

Per il p-MOS tutte le disuguaglianze si invertono: interdizione per vGS>Vtv_{GS}>V_t; ohmica per vGS<Vtv_{GS}<V_t e 0>vDS>vGS−Vt0>v_{DS}>v_{GS}-V_t; saturazione per vGS<Vtv_{GS}<V_t e vDS<vGS−Vtv_{DS}<v_{GS}-V_t; iD<0i_D<0.

  • Zona ohmica: per vDSv_{DS} piccola il canale si comporta come una resistenza controllata da vGSv_{GS} (ron=1/[2k(vGS−Vt)]r_{on}=1/[2k(v_{GS}-V_t)]); non è la zona per amplificare.
  • Saturazione: quando vDS=vGS−Vtv_{DS}=v_{GS}-V_t il canale si strozza vicino al drain (pinch-offstrozzamento del canale: vicino al drain il canale si chiude e la corrente smette di crescere con la tensione di drain) e la corrente non cresce più con vDSv_{DS} (a meno della debole dipendenza λ\lambda): è la zona di amplificazione.
  • Modulazione della lunghezza di canale (λ\lambda, in V−1\mathrm{V^{-1}}, tipicamente 0,01÷0,10{,}01\div0{,}1): il canale si accorcia al crescere di vDSv_{DS}, e iDi_D cresce un po': è l'analogo dell'effetto Early (λ↔1/VA\lambda\leftrightarrow1/V_A). Nei temi λ=0\lambda=0 salvo dove indicato.

Nel corso la saturazione si scrive anche con la corrente IDSSI_{DSS}: iD=k(vGS−Vt)2=IDSS(vGSVt−1)2,IDSS=k Vt2  (k=12μCoxWL).i_D=k(v_{GS}-V_t)^2=I_{DSS}\Big(\frac{v_{GS}}{V_t}-1\Big)^2,\qquad I_{DSS}=k\,V_t^2\ \ (k=\tfrac12\mu C_{ox}\tfrac WL). Per un depletion IDSSI_{DSS} è la corrente di saturazione a vGS=0v_{GS}=0 (in ID=IDSSI_D=I_{DSS} con vGS=0v_{GS}=0); per l'enhancement è solo un parametro di scala (IDSS=kVt2I_{DSS}=kV_t^2), non una corrente reale (a vGS=0v_{GS}=0 non c'è canale: interdizione). L'equazione è la stessa per i quattro tipi, con i segni dei parametri della tabella: per il p-MOS IDSS<0I_{DSS}<0 e VtV_t come in tabella, e vGS/Vt>1v_{GS}/V_t>1 in conduzione.

Grafico interattivo: Caratteristica di uscita di un n-MOS con k = 1 mA/V² e V_ov = V_GS − V_t = 2 V: i_D (mA) in funzione di v_DS (V): parabola (zona ohmica) fino a v_DS = 2 V, poi saturazione a k V_ov² = 4 mA

Grafico interattivo: Caratteristica di trasferimento in saturazione di un n-MOS enhancement con I_DSS = 12,5 mA e V_t = 2,5 V: i_D (mA) in funzione di v_GS (V), nulla sotto la soglia

JFET

Il JFET (a giunzione) ha un canale drogato (per esempio di tipo n) collegato a drain e source, e una regione di gate di tipo opposto che forma con il canale una giunzione pn polarizzata inversamente: aumentando ∣vGS∣|v_{GS}| la zona di svuotamento della giunzione si allarga e strozza il canale. Per un n-JFET vGS≤0v_{GS}\le0 (tipicamente) e vale iD=IDSS(1−vGSVp)2(saturazione, vDS>vGS−Vp),i_D=I_{DSS}\Big(1-\frac{v_{GS}}{V_p}\Big)^2\quad(\text{saturazione, }v_{DS}>v_{GS}-V_p), con Vp<0V_p<0 la tensione di pinch-off (=Vt=V_t) e IDSS>0I_{DSS}>0 la corrente a vGS=0v_{GS}=0: le stesse equazioni del MOSFET depletion. La corrente di gate è quella di saturazione inversa (praticamente nulla) a patto che la giunzione non venga polarizzata in diretta (vGS≤0v_{GS}\le0 per il canale n).

Modello a piccolo segnale

Dal punto di lavoro Q=(VGS,ID)Q=(V_{GS},I_D): id=gmvgs+govds,gm=∂iD∂vGS=2k(VGS−Vt)(1+λVDS)=2∣ID∣∣VGS−Vt∣=2k∣ID∣(1+λVDS),ro=1go=VDS+1/λID≃1λ∣ID∣.i_d=g_mv_{gs}+g_ov_{ds},\quad g_m=\frac{\partial i_D}{\partial v_{GS}}=2k(V_{GS}-V_t)(1+\lambda V_{DS})=\frac{2|I_D|}{|V_{GS}-V_t|}=2\sqrt{k|I_D|(1+\lambda V_{DS})},\quad r_o=\frac1{g_o}=\frac{V_{DS}+1/\lambda}{I_D}\simeq\frac1{\lambda|I_D|}. Il circuito equivalente ha la porta di ingresso aperta (gin=0g_{in}=0: nessuna corrente di gate), il generatore pilotato gmvgsg_mv_{gs} da drain a source e ror_o in parallelo: è il modello del BJT con rπ→∞r_\pi\to\infty (Modello a piccolo segnale del BJTPer piccole variazioni attorno al punto di lavoro il BJT in zona attiva diretta si comporta come una rete lineare: tra base ed emettitore la resistenza r_π = β0/g_m, tra collettore ed emettitore il generatore pilotato g_m v_π in parallelo alla resistenza r_o. I parametri dipendono solo dalla polarizzazione: g_m = |I_CQ|/V_T (≈ 40 mS per mA), r_π = β0/g_m, r_o = (V_A + V_CE)/I_C. Il modello è unidirezionale (nessun effetto del collettore sulla base). Un transistor con base e collettore in corto (collegamento a diodo) si comporta come resistenza 1/(g_m + 1/r_π) ≈ 1/g_m.Modello a piccolo segnale del BJT →). Con λ=0\lambda=0 è ro=∞r_o=\infty. Il modello è unidirezionale.

Confronto con il BJT. A parità di corrente la transconduttanza del MOSFET è molto più piccola: gm=2ID/(VGS−Vt)g_m=2I_D/(V_{GS}-V_t) con (VGS−Vt)/2(V_{GS}-V_t)/2 dell'ordine di 0,25÷1 V0{,}25\div1\ \mathrm V, contro VT=25 mVV_T=25\ \mathrm{mV} del BJT (gm=IC/VTg_m=I_C/V_T). Esempio: con ID=1 mAI_D=1\ \mathrm{mA} e VGS−Vt=0,5 VV_{GS}-V_t=0{,}5\ \mathrm V si ha gm=4 mSg_m=4\ \mathrm{mS} contro 40 mS40\ \mathrm{mS} per un BJT con IC=1 mAI_C=1\ \mathrm{mA}. In cambio il MOSFET ha una resistenza di ingresso praticamente infinita e un campo di segnale lineare più ampio (Amplificatori reali, punto di lavoro e piccoli segnaliUn amplificatore reale è non lineare: la tensione di uscita satura vicino alle alimentazioni e solo in un piccolo intorno di un punto di lavoro Q segue una retta, la tangente alla transcaratteristica. Per questo ogni stadio si studia in due fasi separate: polarizzazione (solo generatori costanti, condensatori aperti) e segnale (generatori costanti spenti, condensatori di accoppiamento e di bypass in corto, transistor sostituito dal modello a piccolo segnale). La sovrapposizione vale solo per le due componenti separate, non per il circuito intero.Amplificatori reali, punto di lavoro e piccoli segnali →).

Esempi numerici.

  1. n-MOS enhancement con Vt=2,5 VV_t=2{,}5\ \mathrm V e IDSS=12,5 mAI_{DSS}=12{,}5\ \mathrm{mA} (k=IDSS/Vt2=2 mA/V2k=I_{DSS}/V_t^2=2\ \mathrm{mA/V^2}): con VGS=4 VV_{GS}=4\ \mathrm V, ID=12,5 (4/2,5−1)2=4,5 mAI_D=12{,}5\,(4/2{,}5-1)^2=4{,}5\ \mathrm{mA} e gm=2⋅4,54−2,5=6 mSg_m=\dfrac{2\cdot4{,}5}{4-2{,}5}=6\ \mathrm{mS} (saturazione se VDS>1,5 VV_{DS}>1{,}5\ \mathrm V).
  2. Riconoscere la zona (quesito d'esame). n-MOS depletion con gate collegato al source (vGS=0v_{GS}=0), VCC=12 VV_{CC}=12\ \mathrm V, RD=4 kΩR_D=4\ \mathrm{k\Omega}, Vt=−3,5 VV_t=-3{,}5\ \mathrm V, IDSS=2,5 mAI_{DSS}=2{,}5\ \mathrm{mA}. Ipotesi: saturazione. ID=IDSS=2,5 mAI_D=I_{DSS}=2{,}5\ \mathrm{mA} e VDS=12−4⋅2,5=2 VV_{DS}=12-4\cdot2{,}5=2\ \mathrm V. Condizione di saturazione: VDS>VGS−Vt=0+3,5=3,5 VV_{DS}>V_{GS}-V_t=0+3{,}5=3{,}5\ \mathrm V: non verificata (2<3,52<3{,}5). Quindi il MOSFET è in zona ohmica. In effetti, con la formula del triodo (k=IDSS/Vt2=0,204 mA/V2k=I_{DSS}/V_t^2=0{,}204\ \mathrm{mA/V^2}): 0,204 (7 VDS−VDS2)=(12−VDS)/40{,}204\,(7\,V_{DS}-V_{DS}^2)=(12-V_{DS})/4 ha soluzione VDS=2,63 V<3,5 VV_{DS}=2{,}63\ \mathrm V<3{,}5\ \mathrm V e ID=2,34 mAI_D=2{,}34\ \mathrm{mA} (coerente con la zona ohmica). Lo stesso esito per il p-MOS depletion con segni invertiti (IDSS=−2,5 mAI_{DSS}=-2{,}5\ \mathrm{mA}, Vt=3,5 VV_t=3{,}5\ \mathrm V, VCC=−12 VV_{CC}=-12\ \mathrm V).
  3. Resistenza di uscita con λ\lambda (quesito d'esame, giugno 2024 e giugno 2025). n-MOS con Vt=1 VV_t=1\ \mathrm V, IDSS=2 mAI_{DSS}=2\ \mathrm{mA}, λ=0,02 V−1\lambda=0{,}02\ \mathrm V^{-1}, gate collegato al drain tramite R=100 kΩR=100\ \mathrm{k\Omega}, polarizzato da un generatore di corrente IDSS=2 mAI_{DSS}=2\ \mathrm{mA} che entra nel nodo di drain. Il gate non assorbe corrente, quindi su RR non cade tensione e VGS=VDSV_{GS}=V_{DS}; tutta la corrente del generatore passa nel MOSFET, che è in saturazione (perché VDS=VGS>VGS−VtV_{DS}=V_{GS}>V_{GS}-V_t): ID=2 mAI_D=2\ \mathrm{mA}. Dalla caratteristica: 2 (VGS−1)2(1+0,02 VGS)=2 ⇒2\,(V_{GS}-1)^2(1+0{,}02\,V_{GS})=2\ \Rightarrow VGS=1,98 VV_{GS}=1{,}98\ \mathrm V (con λ=0\lambda=0 nella polarizzazione si avrebbe VGS=2 VV_{GS}=2\ \mathrm V). Piccolo segnale (generatore di corrente aperto): gm=2IDVGS−Vt=4 mA0,98 V=4,08 mSg_m=\dfrac{2I_D}{V_{GS}-V_t}=\dfrac{4\ \mathrm{mA}}{0{,}98\ \mathrm V}=4{,}08\ \mathrm{mS} e go=λID1+λVDS=0,038 mSg_o=\dfrac{\lambda I_D}{1+\lambda V_{DS}}=0{,}038\ \mathrm{mS} (ro=26 kΩr_o=26\ \mathrm{k\Omega}). Nel nodo, con gate e drain alla stessa tensione vv di piccolo segnale, la corrente è i=(gm+go)vi=(g_m+g_o)v: rout=1gm+go=14,08+0,04 mS=243 Ωr_{out}=\frac{1}{g_m+g_o}=\frac1{4{,}08+0{,}04\ \mathrm{mS}}=243\ \Omega (se si trascura λ\lambda nella polarizzazione: 4+0,039 mS4+0{,}039\ \mathrm{mS}, rout=248 Ωr_{out}=248\ \Omega; il valore esatto è stato verificato con una perturbazione numerica della caratteristica). Un MOSFET con gate e drain in cortocircuito si comporta come un diodo di resistenza ≈1/gm\approx1/g_m (è la base degli specchi di corrente: Specchi di correnteUn generatore di corrente reale è un circuito che mantiene quasi costante la corrente al variare della tensione ai suoi capi. Lo specchio di corrente usa due transistor con la stessa V_BE (o V_GS): il transistor a diodo Q1 fissa la tensione e Q2 copia la corrente, I_C2 = I_R β_F/(β_F + 2) ≈ I_R per il BJT, I_D2 = I_R (W/L)2/(W/L)1 per il MOSFET. La resistenza di uscita è r_o (Early) nello specchio elementare, più alta con resistenze di emettitore, cascode (≈ r_o(1+β0)) o Wilson (2r_o). Con una resistenza di emettitore solo su Q2 (schema di Widlar) si ottengono correnti piccole: R_E = (V_T/I_C) ln(I_R/I_C). Nei circuiti integrati gli specchi polarizzano gli stadi e fanno da carico attivo.Specchi di corrente →).

Errori comuni

  • Usare VtV_t con il segno sbagliato per il canale p o per i depletion (si controlla sulla tabella).
  • Dare per scontata la saturazione senza verificare vDS>vGS−Vtv_{DS}>v_{GS}-V_t (per il p-MOS: vDS<vGS−Vtv_{DS}<v_{GS}-V_t).
  • Per il valore di IDI_D risolvere un'equazione di secondo grado e prendere la radice con VGSV_{GS} nella zona sbagliata (sotto la soglia nel n-MOS).
  • Confondere IDSSI_{DSS} dell'enhancement (parametro) con la corrente a VGS=0V_{GS}=0 (che è nulla).

Versione ripasso

  • MOSFET: G isolato da ossido (IG=0I_G=0), D, S; unipolare. Soglia VtV_t: sotto, interdizione; sopra, canale. Quattro tipi: n/p, enhancement/depletion; n-enh Vt>0V_t>0; n-dep Vt<0V_t<0, IDSS>0I_{DSS}>0; p-enh Vt<0V_t<0; p-dep Vt>0V_t>0, IDSS<0I_{DSS}<0.
  • n-MOS: interdizione vGS<Vtv_{GS}<V_t; ohmica 0<vDS<vGS−Vt0<v_{DS}<v_{GS}-V_t, iD=k[2(vGS−Vt)vDS−vDS2]i_D=k[2(v_{GS}-V_t)v_{DS}-v_{DS}^2]; saturazione vDS>vGS−Vtv_{DS}>v_{GS}-V_t, iD=k(vGS−Vt)2(1+λvDS)i_D=k(v_{GS}-V_t)^2(1+\lambda v_{DS}). p-MOS: disuguaglianze invertite.
  • Con IDSSI_{DSS}: iD=IDSS(vGSVt−1)2i_D=I_{DSS}(\frac{v_{GS}}{V_t}-1)^2, IDSS=kVt2I_{DSS}=kV_t^2 (depletion: corrente a vGS=0v_{GS}=0; enhancement: parametro).
  • JFET: giunzione di gate inversa; iD=IDSS(1−vGSVp)2i_D=I_{DSS}(1-\frac{v_{GS}}{V_p})^2, Vp=Vt<0V_p=V_t<0 (n); come depletion.
  • Piccolo segnale: gm=2∣ID∣∣VGS−Vt∣g_m=\frac{2|I_D|}{|V_{GS}-V_t|}, ro=VDS+1/λID≃1λ∣ID∣r_o=\frac{V_{DS}+1/\lambda}{I_D}\simeq\frac1{\lambda|I_D|}; gin=0g_{in}=0; unidirezionale; gmg_m ≪\ll BJT (1 mA1\ \mathrm{mA}: 44 mS vs 4040 mS).
  • Esempi: Vt=2,5V_t=2{,}5, IDSS=12,5I_{DSS}=12{,}5 mA, VGS=4V_{GS}=4: ID=4,5I_D=4{,}5 mA, gm=6g_m=6 mS. Depletion con VGS=0V_{GS}=0, 1212 V, 44 k, IDSS=2,5I_{DSS}=2{,}5, Vt=−3,5V_t=-3{,}5: saturazione richiede VDS>3,5V_{DS}>3{,}5 ma risulta 22 V ⇒\Rightarrow ohmica.
  • Errori: segno di VtV_t; verifica di vDSv_{DS}; radice dell'equazione; IDSSI_{DSS} enhancement.

Esercizi su questo argomento

Teoria collegata